Infrastruktur

  • Konzentration der Spitzenforschung an einem Standort (Dresden) für Chiplet-Design, heterogene Systemintegration, Test und Zuverlässigkeit
  • Gemeinsame Ressourcen von den drei Instituten Fraunhofer IIS, IZM und ENAS sowie weiterer Partner aus der FuE-Kooperation »Forschungsfabrik Mikroelektronik Deutschland (FMD)«
  • Startteam von 10-15 Experten, das in den nächsten Jahren ausgebaut werden soll
  • Hervorragende Laborinfrastruktur und Zugang zu den umfangreichen technologischen Möglichkeiten der FMD-Kooperation:
    • 200 / 300 mm 3D-Wafer-Level-Prozesslinie (ISO 9001-15) mit Modulen für:
      • Si- oder Glas-Brücke/Interposer
      • RDL-Bildung mit hoher Dichte (1-2 µm Linie/Raum, Via-Durchmesser 6 µm)
      • TSV/TGV-Herstellung (AR > 10)
      • Vormontage (Ausdünnung, Vereinzelung)
      • Montage auf Wafer-Ebene
      • Stapelbildung
    • 600 mm Substratlinie
      • RDL-Bildung mit hoher Dichte (5 µm Linien/Abstände)
      • Organische oder Glaskern-Interposer
      • Einbettung von Komponenten
      • Realisierung auf Systemebene einschließlich Montage auf Leiterplattenebene
      • Kühlung und abschließende Verkapselung
    • In-Chip-Überwachungsstrukturen für Kontroll- und Zuverlässigkeitsmessungen
    • Leistungsstarke Messgeräte für Wafer- und Gehäuseebene bis zu 110 GHz
    • Chipdesign in Spitzenqualität z.B. 5 nm / 14 nm Samsung, 16 nm Intel, 16 nm TSMC, 22 nm Globalfoundries
    • Synthese, Simulation, Verifizierung auf der Grundlage von Fakten
    • Virtuelle Assessments
Chip design in leading edge e.g. 5nm / 14nm Samsung, 16nm Intel, 16nm TSMC, 22nm Globalfoundries
© Fraunhofer IIS/EAS, BLEND3